带式压滤机厂家
免费服务热线

Free service

hotline

010-00000000
带式压滤机厂家
热门搜索:
行业资讯
当前位置:首页 > 行业资讯

基于FPGA的毫米波多目标信号形成技术的研究

发布时间:2020-07-21 17:30:35 阅读: 来源:带式压滤机厂家

毫米波多目标信号发生器通过模拟的方法产生多种类型高精度的雷达多目标回波信号,在实际雷达系统前端不具备的条件下对雷达系统后级进行调试,便于制导武器的性能测试,大大加快新武器的研制进程。毫米波多目标信号产生的关键是要求回波信号距离分辨率极高,常规的多目标信号产生方法如使用数字延时线产生多目标之间的延时,其控制不灵活,并且有些延时线需要接ECL电源,使用不方便也增加了设计的复杂度。使用分立元件实现延时则使电路元件过多,电路的稳定性及延时的精确性也会大大降低。本文介绍一种新的产生毫米波雷达模拟器的多目标信号的方法,针对毫米波多目标信号回波之间距离分辨率要求高的特点,采用现场可编程门阵列(FPGA)实现回波之间的时延。本文详述了使用FPGA控制及产生延时多目.标信号间精确延时的设计方法。该方法实现电路体积小、稳定性高,同时使延时精度得到了很大的提高,具有很好的工程应用价值。

1 多目标信号产生器

为了精确制导武器研制的需要,本信号发生器根据外部设定的工作方式及工作参数产生相应的毫米波雷达中频多目标信号。每个脉冲的开始保持严格的初相值,脉冲宽度间的多普勒信号调制要求回波目标信号相一致,目标之间的距离分辨率为0.3m,目标回波间延时范围为0~10ns。整个系统基于DSP+FPGA结构,高速DSP主要生成多目标信号产生器的回波数据,设计中采用静态RAM扩充存储一个相干区的回波信号的程序及数据,用EPROM存储相位表。FPGA实现所有的控制、地址发生等逻辑及产生多回波信号回波间分辨率为2 ns的时延。输入输出的显示由单片机控制。图1所示为多目标信号发生器产生一路模拟回波信号的结构框图,回波数据包含I、Q两路数据,系统中每路回波信号数据采用两片双口RAM进行存储。将从双DA输出的各路模拟回波信号相加(1支路与1支路相加,Q支路与Q支路相加),然后进行正交调制得到毫米波雷达模拟器多目标

中频信号。整个系统结构简单、体积小、可靠性高。

回波信号包括目标信号、噪声和杂波信号两部分。利用回波数学方程考虑目标杂波特性以及随机噪声,产生运动目标的多普勒回波信号的数学方程为:

Si=Aiexp[-j 4πfi/c(R0-ut)]+G1(t)+G2(t)

其中fi=f0+i△f,i=0,1,…,255;G1(t)为高斯白噪声,G2(t)为杂波。高速DSP根据目标要求的信号幅度、多普勒频率、信号所处的距离单元等计算所需目标信号数据。对噪声的模拟,考虑到噪声是由系统内部产生,采用窄带高斯白噪声为模型。对杂波信号的模拟,由于杂波是系统外产生,分为地杂波、海杂波、气象杂波等,其数学模型多种多样,故把这部分作为可重加载模块实现。对不同的杂波模型,以不同的程序块实现。由DSP计算出的回波数字信号经双DA进行数模转换,输出模拟的回波基带信号。DSP与双DA间用双口RAM接口,这样可实现数据高速、可靠及灵活的调度。双口RAM的地址信号由VIRTEX-II系列FPGA提供。设计中,将双DA转换时钟之间应用FPGA实现了0、2、4、6、8和10ns的可变时延差,因此双DA输出的两路回波基带信号之间相应地产生了0、2、4、6、8和10ns的延时。从而达到了模拟出的两路回波之间的延时范围为0~10ns, 目标之间达到0.3m 的距离分辨率的设计要求。

2 多目标信号间高精度高可靠性延时的设计与实现

多目标信号各目标回波之间的距离体现在回波之间的时延上,多目标信号产生器的各回波之间的时延由FPGA产生。DSP将计算出的回波信号数据存储在双口RAM中,然后由双DA读出数据进行数模转换输出模拟的回波信号。FPGA需要为数据转换提供时序控制信号、读数据时的地址信号及双DA的转换时钟信号等;将时钟信号经过FPGA进行精确的延时,延时后的信号作为双口RAM读出数据时地址发生器的时钟信号,将延时后的信号与DSP提供给双DA的初始化信号相与后提供给双DA作为数据转换时钟。

产生各目标回波间时延有多种方法,如采用分立元件实现,但这种方法存在电路复杂、可靠性差等缺点。本文采用FPGA器件实现回波间高精度的延时具有电路简单、功能强、修改方便和可靠性高等优点。VIRTEX-II系列FPGA器件有4~12个数字时钟管理器DCM,每个DCM都提供了应用范围广、功能强大的时钟管理功能。如时钟去时滞、频率合成及移相等。它利用延时锁定环DLL,消除时钟焊盘和内部时钟引脚间的摆动,同时它还提供多种时钟控制技术,实现时钟周期内任意位置的精确相位控制,非常适合时序微调应用,对设置和保持时序对准非常关键。

DCM相移具有可变相移和固定相移两种模式。设计中,由于延时量由用户外部输入提供,故采用可变相移模式。在可变相移模式中,用户可以动态地反复将相位向前或向后移动输入时钟周期的1/256。可变相移模式中,相移控制针如表1所示。当PSEN信号有效,则相移值可以由与相移时钟PSCLK同步的PSINCDEC信号决定动态地增加或减少,本设计中相移时钟由输入时钟提供。PSDONE输出信号与相移时钟同步,它输出一个相移时钟周期的高电平表示相移已经完成,同时表示一个新的相移可以开始。输入时钟经过DCM移相电路移相后,得到所需延时之后的时钟输出。将该输出时钟作为双口RAM读出数据时地址发生器

南京碧莲盛植发医院

碧莲盛

南京碧莲盛好吗

碧莲盛植发